在這篇文章中，我們展示了如何使用CST Studio Suite®進行模擬，以改善產品的性能。我們分析了印刷電路板(PCB)上信號走線與參考平面之間的耦合，這通常是電磁兼容性(EMC)測量中我們感興趣的結果。所呈現的結果是針對傳導輻射進行討論，但也可以擴展到輻射發射。
傳導輻射測試背景
傳導輻射(conducted emission, CE)測試包括對電線上的電流或對線路阻抗穩定網路(Line Impedance Stabilization Network, LISN)測量端口上的電壓進行測量。在汽車領域中，測試設置由待測設備(Equipment Under Test, EUT)、電線、LISN、電磁干擾(Electromagnetic interference, EMI)接收器、通信設備(如CAN)、負載(如果有必要)和接地板組成，接地板代表汽車底盤並作為電壓參考。
圖1描述了一個簡單的測試設置：Vbat和GND分別代表電源的正極和負極的電線。在我們的案例中，EUT是一個簡單的印刷電路板(PCB)，但它也可以代表其他任何電氣或電子系統。在CE測試期間，EMC性能是利用將測量的電壓/電流與標準(如汽車領域中最常用的CISPR 25)所定義的限制進行比較來評估的。在我們的案例中，我們關心的重點在於電壓法(voltage method)。測量方法的選擇不會受到限制，因為電壓法和電流法的測試是等效的。
關於EUT
在這項研究中，EUT是一個簡單的PCB，由多個接地層組成，並且有一條受訊號激發的走線。我們使用它來說明走線和接地板之間的耦合，以及佈局如何影響這種耦合。我們研究了三種情況：
- 第1種情況包括一個2層的PCB，被激發的走線位於底層。頂層是PCB的接地參考面（見圖2）。
- 第2種情況包括一個4層的PCB，被激發的走線位於兩個實心PCB參考層之間，用於傳播信號（見圖3）。
- 第3種情況與第2種情況相同，只是在底層走線的正下方有一個孔（見圖4）。
第2種情況和第3種情況在圖中簡化為3層而不是4層。實際上，L4被壓縮以簡化模型並使結果更容易解釋。這種簡化不會影響最終結果，因為L3和L4之間沒有雜訊源，它們之間可能存在的電壓可以忽略不計。接地層也可以是通過去耦電容(decoupling capacitors)連接的電源層。在我們的案例中，電容器被視為理想的狀態，並且層與層之間使用多個通孔相互連接，以實現最小的阻抗。因此，圖中3層的PCB模型代表了完整的4層系統。
該PCB呈矩形形狀，尺寸為21厘米乘以10厘米，走線的長度等於21厘米，寬度等於0.25毫米，如圖5所示。
傳導輻射測試的設置
該設置由PCB和將PCB參考面連接到LISN阻抗的20厘米長電線組成。通常來說，電源通過兩根電線連接到PCB：一根是負極性，另一根是正極性。在我們的研究中，我們僅使用一根接地線來替代這些電源供應線。
在這項研究中僅考慮共模(common mode)，這是耦合的最主要模式。實際上，負極和正極之間的輸入阻抗可以忽略不計。它們通常透過電容器連接在一起，這在本研究中被假定為理想的情況。
這裡有一個測試設置的3D模型，如圖6所示。該面板是垂直定向的，走線位於底層，接地線連接到頂層。PCB和接地板之間沒有局部接地連接。
雜訊源和終端
該走線從來自緩衝器或微控制器的信號激發，並由固定值的電阻終止。它模擬了具有一些高頻組成的時脈訊號(clock signal)或通訊訊號(communication signal)。在模擬過程中，激發源是一個寬頻電壓源，頻率範圍從100 kHz到300 MHz。終端電阻為50 kΩ。對於我們所研究的頻率範圍來說，終端電阻的確切值並不重要，但足夠高的電阻可以使電容耦合更加顯著。
模擬解決方案
對於3D模擬，我們使用了全波頻域(full-wave frequency domain, FD)求解器。它是分析頻率範圍從100 kHz到200 MHz的PCB的最佳選擇。首先我們先建立3D模型，進行網格劃分並使用FD求解器求解。然後，我們使用CST Studio Suite的原理圖進行共模擬(co-simulation)，基於3D模擬的結果進行電路模擬。
配置是根據我們要分析的每個端口的阻抗和連接的元件分別定義的。這意味著我們可以更改終端和驅動值，並在不每次都重新求解3D模型的情況下獲得LISN電壓，這大大減少了模擬時間。此外，在共模擬設計流程中，我們可以使用“合併結果”功能來計算3D模型中的電流和電磁場，考慮所有驅動和終端電路。這種可視化對於調查很有用。它使我們可以對每個模擬配置的耦合過程進行深入分析。我們研究的電路很簡單，如圖7所示。
我們注意到在模擬的情況下，接地線直接連接到PCB，但它可以經由任何阻抗(例如CMC : Common Mode Choke，共模扼流圈)連接或斷開，正如許多設計中可能的情況一樣。
模擬結果
我們使用AC分析來研究當走線被1 V 寬頻雜訊源激發時，LISN上的電壓。所獲得的結果如圖8所示。在第1種“單層”的情況中，耦合比(coupling ratio)為78 dB，這表示在 20 MHz 頻率下，施加 1 V 的電壓可獲得 42 dBµV，高於 CISPR 25 傳導發射第5級 “窄頻雜訊 “的要求。這個電平在第2種“雙層”情況中降低到-58 dBµV，這樣的電平數值非常低。在案例3“有孔走線”中，耦合電平為25 dBµV，相比案例2增加了83 dB。確實，根據CISPR 25第5級，第3種情況對傳導發射存在高風險。整體結果顯示，在走線上方或下方的地層上開孔，原本我們使用3層或4層獲得改善的耦合比被減少了82 dB（從-58 dBµV降到25 dBµV），這樣的情況如果不使用3D模擬，則極其難以推斷。
耦合機制分析
在這一點上立即浮現的第一個問題是：既然PCB與接地板之間只有一個接點，LISN上怎麼會有電流呢？為了回答這個問題，我們可以在20 MHz使用E場監視器，見圖9。我們可以清楚地看到PCB和接地板之間存在電場。這個場的變化通過PCB和接地板之間的雜散電容(stray capacitance)引起位移電流(displacement current)，如圖10所示。這個位移電流在LISN阻抗中引起電壓。
當走線被埋在兩個接地層之間，如案例2所示時，走線與接地板之間的耦合大大降低。實際上，走線與接地層之間的耦合顯著增加，並改變了電流分佈，使其局限於內部層之間。由於電場被限制在走線和PCB層之間，PCB層的外表面沒有電流，且它們與接地板之間也沒有電場。這減少了PCB與接地板之間的耦合。
當PCB層在走線上方有一個孔洞，如“案例3”所示時，耦合電平接近“案例1”單層的電平（見圖12）。差異僅為33 dB。顯然，這個值會根據孔洞的位置和大小而改變。
結論
我們使用了3D模擬來研究在傳導輻射測試設置中PCB與接地板之間的耦合。結果顯示，由高阻抗終端的走線產生了它與接地板之間的電場，這導致了位移電流和LISN阻抗上的電壓。當走線被路由在兩個內部層之間時，這種耦合大大減少。然而，當一個地層上或下方的走線存在孔洞時，這種改善效果可能會受到顯著影響。這個結論令人驚訝不已：即使是PCB的一小部分上方存在一個小孔，也會明顯降低改進效果。透過所提出的模擬工作流程，可以輕易藉由改變驅動和終端阻抗，或修改PCB的佈局等方式來研究替代配置。
原文轉載來自Djamel Guezgouz – EMC Simulation of the Coupling Between a PCB and a Ground Plane
更多文章：
探索Abaqus：深入了解結構分析的利器
探索CST：Dassault Systèmes Simulia產品線的電磁模擬工具
3DEXPERIENCE CATIA: 幕牆設計與工程解決方案
※補充：
